교육기간

이론 : 2026년 2월 2일(월) ∼ 2월 5일(목) (30H 교육)

실습 : 2026년 2월 6일(금) ∼ 2월 9일(월) (16H 교육)

교육장소

이론 : 명지대학교 3공학관 19106호

실습 : 명지대학교 3공학관 19035호 (반도체 실습 Fab)

주 최

차세대반도체 컨소시엄 (인하대, 명지대, 국립공주대)

주 관

명지대학교 공학교육혁신센터

후 원

산업통상자원부, 한국산업기술진흥원

대 상

차세대반도체 컨소시엄 3개 참여대학 공학계열 2∼4학년 재학생

인 원

 26명 (명지대학교 10명, 인하대학교, 국립공주대학교 각 8명)

대 상

공학계열 재학생 2,3,4학년

(반도체 관련 유관학과(전기,전자,반도체,신소재,화공,기계) 우대)

교육방법

 - 오프라인 대면 교육

교육내용

 - 반도체 입문, 소자/공정 기초교육 + 전/후공정기술 심화교육

 - 반도체 FAB 견학 및 공정 체험/실습 교육

수료조건

 - 80%이상 출석 우수자, 컨소시엄 단장 명의의 수료증 발급

신청기한

∼ 2026년 1월 27일(화) 자정까지

(기한 이후 서버가 닫히므로 반드시 기한내 신청해야 함)

참가신청

차세대 반도체 컨소시엄 홈페이지 신청 (http://ngscc,kr/신청및설문조사/신청서 – 프로그램에서 

차세대반도체 컨소시엄 하반기 반도체 장·단기 교육 신청)

구분/일시

분류

세부내용

2.2(월)

10:00∼18:00

반도체 Film 제조기술

Diffusion 이해

Thin Film Process 이해

‘PVD(Physical Vaper Deposition) 이해 및 공정

‘CVD(Chemical Vaper Deposition) 이해 및 공정

부산물 처리 및 열 냉각 기술

2.3(화)

09:00∼17:00

반도체 Packaging 기술

Packaging 공정

HBM (High Bandwidth Memory) 개요

TSV (Through Silicon Via) 기술

범프 공정기술 

 (MR-MUF, TC0NCF, 하이브리드 본딩)

TSV 적용 패키징 기술(2.5D, 3D)

2.4(수)

09:00∼18:00

반도체 Test 기술

- Wafer Test, Package Test 기술

- Test Programming 생성 기술

Tester 장치 구조 이해

Tester 장치 소재 이해

2.5(목)

09:00∼18:00

반도체 소자

- 소자의 4가지 기본이론

- Diode, BJT, MOSFET 정리

MOSFET 정의, 소자, Ideal MOS Capacitor

Short Channel effect 및 주요 ISSUE

FET 구조와 BJT

트랜지스터 응용, 실제 소자 제작 및 구성

DRAM, SRAM, Flash Memory

구분/일시

분류

세부내용

2.6(금)

09:00∼18:00

반도체 Fab 견학 및 공정 실습

13명 2개 그룹으로 1일씩 교육

- 반도체 Fab의 주요 공정 설명

- FAB In & Cleaning

Depo.(Sputter)

Photolitho.(Photo-room) With (+) PR

Etch(wet)

PR strip

Photolitho.(Photo-room) With (-) PR

Dicing

Solderball reflow 

2.9(월)

09:00∼18:00

숙박장소

- 명지대학교 생활관(기숙사) : 명덕관

숙박일정

입실 : 2월 1일(일) 13:00시 이후 입실 가능

퇴실 : 2월 6일(금) 09:00시

학생 준비사항

- 이불, 침구류, 세면도구 및 기타물품은 개인 준비

입실시 결핵검진결과지를 반드시 제출해야 함